O core do Software Defined Radio (SDR): digitalizar o sinal de RF o mais cedo possível, e deixar o processamento de sinais com o FPGA. Uma cadeia típica de frontend SDR de larga banda é: antena → LNA → mixer → ADC → FPGA (DDC + FFT + demodulação). Ao longo desta cadeia, a banda do transceptor do FPGA, o buffer DDR e a potência de DSP determinam quão larga é a banda instantânea que você consegue atingir.
Placas de desenvolvimento FPGA nunca têm I/O suficiente: você precisa de um ADC de alta velocidade, de um módulo óptico ou de sensores LVDS — e não quer redesenhar a PCB toda vez. O FMC (FPGA Mezzanine Card, padrão VITA 57) resolve isto: uma placa carrier + uma biblioteca de placas mezanino padrão, troque o cartão para mudar a interface. Este artigo percorre LPC vs HPC, o orçamento de pinos e as configurações comuns de mezanino.
O núcleo de osciloscópios, digitizadores, radares e rádios definidos por software é amostragem ADC de alta velocidade → empacotamento → transferência ao host. Por que este passo exige FPGA, FMC HPC e PCIe x8? Um projeto real de aquisição 250MSPS.
