Placas de Desenvolvimento FPGA / SoM / Projeto Customizado / Integração IP
info@profpga.net +86 18621324348
Início/Blog

Análise de soluções

Análise de soluções

Retorno de Fibra 10G/25G: Planejamento de Taxa de Linha GTX/GTH e Offload UDP

Quando vários ADCs de alta velocidade, feixes de radar ou streams de vídeo se encontram, o cabo de cobre chega no máximo após alguns metros e o PCIe não pode sair do chassi. O retorno correto é acionar SFP+/QSFP diretamente dos transceptores GTX/GTH do FPGA, fazer offload do MAC e da pilha IP/UDP on-chip, e enviar apenas o payload por fibra na taxa de linha. Este artigo desenvolve a taxa de linha 10G/25G, o payload UDP, o orçamento de link e a divisão interna de trabalho do FPGA.

2026-10-21·Leia mais →
Análise de soluções

Árvore de Clock FPGA e Orçamento de Jitter: Por Que Seu Link de Alta Velocidade Continha Falhando

O PCIe cai de vez em quando, o JESD204B não trava, o link de vídeo pisca — muitas vezes não é o código RTL, é o design do clock. Os transceptores de alta velocidade do FPGA são extremamente sensíveis ao jitter do clock de referência, e cada estágio da árvore de clock do oscilador ao buffer de clock até a rede global do FPGA adiciona jitter. Este artigo explica como calcular o orçamento de jitter, projetar a árvore de clock e evitar armadilhas comuns.

2026-10-16·Leia mais →
Análise de soluções

Ecossistema de Mezanino FMC: Estenda I/O Analógico e de Alta Velocidade com VITA 57

Placas de desenvolvimento FPGA nunca têm I/O suficiente: você precisa de um ADC de alta velocidade, de um módulo óptico ou de sensores LVDS — e não quer redesenhar a PCB toda vez. O FMC (FPGA Mezzanine Card, padrão VITA 57) resolve isto: uma placa carrier + uma biblioteca de placas mezanino padrão, troque o cartão para mudar a interface. Este artigo percorre LPC vs HPC, o orçamento de pinos e as configurações comuns de mezanino.

2026-10-13·Leia mais →
Análise de soluções

Planejamento de Banda PCIe: Quanta Banda Útil Você Realmente Ganha de Gen3 x4 a x16?

A conta de banda do PCIe é bem mais complexa do que o número na ficha técnica — banda bruta, overhead de codificação, overhead de protocolo, eficiência de DMA e o gargalo da DDR cada um come um pedaço daqueles 16 GB/s. Este artigo percorre Gen3 x4/x8/x16, chegando até o casamento entre DDR e DMA, e dá um método reutilizável para estimar a banda útil.

2026-10-09·Leia mais →
Análise de soluções

JFM7 da FMSH vs AMD/Xilinx 7-Series: o FPGA Chinês Realmente Substitui?

Uma das perguntas mais frequentes nos últimos dois anos: o Fudan Micro JFM7K325T pode substituir diretamente o Xilinx XC7K325T? Quanto código precisa mudar? Este artigo coloca lado a lado três pares de modelos e explica até onde a substituição direta realmente se sustenta.

2026-10-07·Leia mais →