Placas de desenvolvimento SoC
A placa de desenvolvimento DUUZ19EG é baseada no chip industrial Xilinx Zynq UltraScale+ MPSoC XCZU19EG-2FFVC1760I, integrando um processador de aplicações quad-core ARM Cortex-A53 + um processador de tempo real dual-core Cortex-R5F + GPU Mali-400MP2. O lado PL conta com 1.143K células lógicas, 1.968 blocos DSP e 34,6 Mb de Block RAM. A bordo há 32 pares de transceptores GTH (16,3 Gbps) + 16 pares de transceptores GTY (32,75 Gbps) de alta velocidade, 8 GB DDR4 no lado PS (com ECC) + 8 GB DDR4 no lado PL e armazenamento de massa de 32 GB eMMC.
Interface, refrigeração, estrutura e fornecimento em lote podem ser customizados por projeto · respondemos em até 1 dia útil após o envio.
A placa de desenvolvimento DUUZ19EG é baseada no chip industrial Xilinx Zynq UltraScale+ MPSoC XCZU19EG-2FFVC1760I, integrando um processador de aplicações quad-core ARM Cortex-A53 + um processador de tempo real dual-core Cortex-R5F + GPU Mali-400MP2. O lado PL conta com 1.143K células lógicas, 1.968 blocos DSP e 34,6 Mb de Block RAM. A bordo há 32 pares de transceptores GTH (16,3 Gbps) + 16 pares de transceptores GTY (32,75 Gbps) de alta velocidade, 8 GB DDR4 no lado PS (com ECC) + 8 GB DDR4 no lado PL e armazenamento de massa de 32 GB eMMC.
A placa portadora expõe 4 portas ópticas QSFP28 (100G), 2 portas de expansão FMC (HPC + LPC), conector de borda PCIe Gen3 x8, 4× SATA, 4× USB 3.0, Gigabit Ethernet, saída Mini DP e duas interfaces de câmera MIPI CSI. O suporte a PYNQ permite um desenvolvimento rápido. É uma plataforma ideal para comunicação de alta gama, radar e aceleração de dados.
Aplicações típicas: prototipagem e teste de comunicação 5G/6G, processamento de sinais de radar phased-array, rádio definido por software (SDR), prototipagem de aceleradores para data center, visão de máquina de alta gama e processamento de vídeo, e computação de alta confiabilidade.
| Parâmetro | Especificação |
|---|---|
| Modelo do Produto | DUUZ19EG V1.0 |
| Chip MPSoC | Xilinx XCZU19EG-2FFVC1760I (Industrial) |
| Processador PS | Quad ARM Cortex-A53 @ 1.333GHz + Dual Cortex-R5F @ 533MHz |
| GPU | Mali-400MP2 @ 667MHz |
| Células Lógicas PL | 1.143.000 Logic Cells |
| LUTs PL | 523,000 LUTs |
| Blocos DSP PL | 1.968 |
| Block RAM PL | 34,6 Mb |
| Transceptores GTH | 32 pares TX/RX · até 16,3 Gbps |
| Transceptores GTY | 16 pares TX/RX · até 32,75 Gbps |
| Memória DDR4 | PS 8GB (com ECC) + PL 8GB |
| Armazenamento eMMC | 32GB |
| Flash QSPI | 512Mb + 512Mb dual-boot |
| Modos de Inicialização | JTAG · QSPI · SD · eMMC |
| PCI Express | Conector de borda Gen3 x8 |
| Interfaces Ópticas | 4 × QSFP28 (100G) |
| Expansão FMC | 1 × FMC HPC (8 GTH, 164 E/S) + 1 × FMC LPC (1 GTH, 72 E/S) |
| Ethernet | PS 1× GigE + PL 1× GigE |
| Vídeo | 1 × Mini DP + 1 × saída HDMI 2.0 |
| USB | 4 × USB 3.0 host |
| Expansão de Armazenamento | 4 × SATA · 1 × cartão SD · 1 × SSD M.2 |
| MIPI | 2× entrada de câmera MIPI CSI-2 |
| Diversos | UART · RS485 · CAN · 4× LED do usuário · 4× botões · RTC · EEPROM · expansão 40P |
| Dimensões do SoM | 90 × 75 mm (240P board-to-board ×4) |
| Dimensões da Portadora | 240 × 140 mm · ENIG |
| Alimentação | Entrada DC +12V / 5A |
A implantação de modelos de IA exige uma combinação equilibrada de poder computacional, largura de banda e eficiência energética. Com paralelismo de hardware, caminhos de dados reconfiguráveis e interfaces de alta velocidade, FPGA e MPSoC oferecem computação heterogênea de baixa latência e alta eficiência energética para inferência CNN/YOLO, aceleração Vitis-AI e terminais de inteligência de borda, permitindo rápida portabilidade de algoritmos e implantação de produtos.
Estações-base 5G/6G e equipamentos de rede de alta velocidade impõem requisitos rigorosos de processamento de protocolos, encaminhamento de dados e latência determinística. Com transceptores de alta velocidade, pilhas de protocolos reconfiguráveis e pipelines paralelos, a FPGA alimenta comunicação óptica de 100G, processamento de protocolos e aceleração de segurança de rede, fornecendo uma plataforma de hardware de alta vazão e baixa latência, da P&D à produção em massa.
Radar de arranjo de fases e radar de imagem impõem requisitos rigorosos às plataformas de processamento de sinais: aquisição paralela multicanal, fluxo de dados de alta vazão e baixa latência determinística. Com sua arquitetura paralela reconfigurável, a FPGA serve como o núcleo do processamento de sinais de radar, oferecendo computação paralela multicanal, de alta vazão e baixa latência determinística em formação de feixe, compressão de pulso e detecção de alvos, além de suportar reconfiguração de algoritmos e evolução da plataforma.
Vídeo 4K/8K, visão de máquina e câmeras industriais impõem requisitos rigorosos de latência ponta a ponta e cobertura de interfaces. Com caminhos de vídeo diretos em hardware e pipelines paralelos, a FPGA oferece processamento determinístico em nível de microssegundos em codificação/decodificação de vídeo, pré-processamento de imagem, interfaces multiprotocolo e transporte de baixa latência, suportando personalização profunda de serviços de vídeo e algoritmos de visão.
Placas de desenvolvimento SoC
Placas de desenvolvimento SoC
Placas de desenvolvimento SoC
ZYNQ-7000 cost-effective development board · dual-core A9 + FPGA heterogeneous · dual Ethernet · MIPI/HDMI
Respondemos em até 1 dia útil após o envio, com consultoria de seleção, customização de parâmetros e fornecimento em lote.
Contato · +86 18621324348