Análise de soluções
O PCIe cai de vez em quando, o JESD204B não trava, o link de vídeo pisca — muitas vezes não é o código RTL, é o design do clock. Os transceptores de alta velocidade do FPGA são extremamente sensíveis ao jitter do clock de referência, e cada estágio da árvore de clock do oscilador ao buffer de clock até a rede global do FPGA adiciona jitter. Este artigo explica como calcular o orçamento de jitter, projetar a árvore de clock e evitar armadilhas comuns.
2026-10-16·Leia mais →
Análise de soluções
A conta de banda do PCIe é bem mais complexa do que o número na ficha técnica — banda bruta, overhead de codificação, overhead de protocolo, eficiência de DMA e o gargalo da DDR cada um come um pedaço daqueles 16 GB/s. Este artigo percorre Gen3 x4/x8/x16, chegando até o casamento entre DDR e DMA, e dá um método reutilizável para estimar a banda útil.
2026-10-09·Leia mais →
Análise de soluções
Uma das perguntas mais frequentes nos últimos dois anos: o Fudan Micro JFM7K325T pode substituir diretamente o Xilinx XC7K325T? Quanto código precisa mudar? Este artigo coloca lado a lado três pares de modelos e explica até onde a substituição direta realmente se sustenta.
2026-10-07·Leia mais →
Prática de aplicação
O núcleo de osciloscópios, digitizadores, radares e rádios definidos por software é amostragem ADC de alta velocidade → empacotamento → transferência ao host. Por que este passo exige FPGA, FMC HPC e PCIe x8? Um projeto real de aquisição 250MSPS.
2026-10-07·Leia mais →
Prática de aplicação
A essência do trading quantitativo é completar o ciclo de informação no menor tempo possível. Usando a plataforma AMD Virtex UltraScale+ XCVU13P (VU13P) como fio condutor: por que ela serve ao trading quantitativo e como implantá-la em uma cadeia de baixa latência entregável.
2026-09-27·Leia mais →
