O Custo Real da Migração para FPGA Chinês: Um Framework TCO de Xilinx a FMSH/Pango
A substituição nacional não é tão simples quanto “trocar um chip”. Muitas equipes comparam apenas o preço unitário e os recursos lógicos na seleção, só para descobrir quando a migração começa que toolchain, IP cores, layout de PCB e curva de aprendizado dos engenheiros precisam ser recalculados. Este artigo dá um framework TCO (Custo Total de Propriedade) que detalha cada custo da migração, para você decidir se vale a pena.
1. Divida o Custo de Migração em Quatro Blocos
Migrar um projeto Xilinx para FPGA chinês (série FMSH JFM7, série Pango Titan3 / Kosmo-2) não é um gasto pontual, mas quatro linhas paralelas:
| Item de custo | Conteúdo | Parcela típica |
|---|---|---|
| Migração de toolchain | Fluxo de projeto Vivado, arquivos de constraint, IP Catalog, fechamento de temporização | 15%~25% |
| Reescrita de IP core | PCIe, controlador DDR, reconfiguração do SerDes PHY | 30%~40% |
| Mudanças de hardware | Diferenças de package BGA, redesenho de camadas de PCB, árvore de potência, clock | 15%~25% |
| Mão de obra e validação | Engenheiros aprendendo novo toolchain, revalidação em nível de placa, iterações de temporização | 20%~30% |
Vamos detalhar cada item.
2. Migração de Toolchain: Do Vivado à EDA Nacional
Projetos Xilinx usam o Vivado Design Suite. Os alvos de migração mapeiam assim:
| Plataforma original | Alvo nacional | Ferramenta | Dificuldade |
|---|---|---|---|
| Xilinx Vivado | Série FMSH JFM7 | EDA proprietária FMSH | Média — estrutura de projeto similar, precisa remapear a biblioteca de IP |
| Xilinx Vivado | Pango Titan3 / Kosmo-2 | Pango Design Suite (PDS) | Média-baixa — UI do PDS próxima à do Vivado, sintaxe de constraint em grande parte compatível |
O que realmente muda
- Arquivos de constraint: o formato .xdc é em grande parte compatível, mas a numinação dos pinos precisa ser remapeada (mapa de bola BGA diferente).
- IP Catalog: Xilinx FIFO Generator, BRAM Controller e IP PCIe não podem ser reaproveitados diretamente; você precisa re-instanciar o IP correspondente do fornecedor nacional.
- Fechamento de temporização: FPGAs nacionais tipicamente têm margens de temporização um pouco mais justas no mesmo speed grade. Um design de 100 MHz com 20% de margem na Xilinx pode ter apenas 5%~10% após a migração, exigindo otimização do caminho crítico.
Estimativa de custo: uma equipe FPGA de 3~5 pessoas precisa de cerca de 2~4 semanas para aprender o toolchain. A ~¥30k por pessoa-mês, isto é aproximadamente ¥20k~50k (uma vez).
3. Reescrita de IP Core: O Bloco Mais Caro
O toolchain é “reaprender”; os IP cores são “refazer”. Este é o maior bloco de custo da migração.
| Tipo de IP | Nativo Xilinx | Equivalente nacional | Esforço de reescrita |
|---|---|---|---|
| Controlador DDR | MIG (DDR3/DDR4) | DDR PHY + controller FMSH / Pango | Alto: temporização, calibração e fluxo de treinamento diferem |
| Bloco duro PCIe | Integrated Block for PCIe | FMSH PCIe Gen3 x8 / Pango PCIe Gen4 x8 | Médio: re-ajustar config, lógica de enumeração reutilizável |
| SerDes (GTX/HSST/MGT) | GTX série-7 / GTH UltraScale | FMSH GTX / Pango HSST | Alto: clock de referência, pré-ênfase e equalização tudo re-ajustado |
| FIFO / BRAM / DSP | Block RAM Generator / FIFO Generator | IP equivalente do fornecedor nacional | Baixo: regenerar, lógica reutilizável |
Por que a reescrita de IP é cara? IP de interface de alta velocidade (DDR, PCIe, SerDes) não é só “mudar um parâmetro” — envolve integridade de sinal em nível de placa. O roteamento original da PCB foi ajustado para os projetos de referência da Xilinx; depois de trocar para um PHY nacional, os diagramas de olho precisam ser re-medidos, os parâmetros de equalização reencontrados e o link training reexecutado. Este é frequentemente a parte menos controlável de um projeto de migração.
Estimativa de custo: um projeto com PCIe Gen3 x8 + DDR4 + múltiplos transceptores de alta velocidade tipicamente precisa de 1,5~3 meses para reescrita e bring-up de IP, com custo de mão de obra em torno de ¥80k~150k.
4. Mudanças de Hardware: A PCB Precisa de Redesenho?
Depende de qual chip nacional você mira:
- Série FMSH JFM7 (pin-compatível com Kintex-7 / Virtex-7): as definições de pino BGA são altamente compatíveis com a série 7 da Xilinx. A PCB pode ser uma troca pin-to-pin — sem redesenho de camadas, mudando apenas o número da peça do chip e a rede de potência. Este é o caminho de migração de menor custo.
- Pango Titan3 / Kosmo-2 (nova arquitetura): os packages BGA são incompatíveis com a Xilinx. A PCB precisa ser redesenhada do zero — árvore de potência, distribuição de clock, roteamento de alta velocidade seguem o projeto de referência do novo chip.
| Caminho de migração | Mudança na PCB | Custo de hardware (uma vez) |
|---|---|---|
| Xilinx Kintex-7 → FMSH JFM7K325T/K410T | Pin-to-pin, revisão menor | ¥10k~30k (fabricação de PCB + materiais) |
| Xilinx Kintex-7 → Pango Titan3 | PCB nova | ¥50k~100k (redesenho de 4~6 camadas + 2~3 rodadas de fabricação) |
| Xilinx ZYNQ → Pango Kosmo-2 SoPC | PCB nova + porte de BSP ARM | ¥80k~150k (incluindo BSP de software) |
5. TCO de Mão de Obra: Não Conte Apenas o “Custo da Placa”
Muitas equipes comparam apenas o preço unitário do chip na seleção, ignorando a mão de obra. Um TCO realista para um projeto de migração:
| Item de custo | Pequeno (placa única / protótipo) | Médio (placa nível produto) | Grande (multiporta / produção em massa) |
|---|---|---|---|
| Aprendizado de toolchain | 2~4 semanas / ¥20k~50k | 4~6 semanas / ¥50k~80k | 6~8 semanas / ¥80k~120k |
| Reescrita de IP core | 1 mês / ¥50k~80k | 2~3 meses / ¥100k~150k | 3~6 meses / ¥200k~400k |
| Mudanças de PCB | ¥10k~30k | ¥50k~100k | ¥100k~200k |
| Validação e iteração de placa | 2~4 semanas / ¥20k~40k | 1~2 meses / ¥50k~100k | 2~3 meses / ¥150k~300k |
| TCO total | ~¥100k~200k | ~¥250k~450k | ~¥500k~1.000k |
Esses números parecem grandes, mas contra dois fatores de fundo:
- O preço unitário do chip é genuinamente menor: o Xilinx Kintex-7 XC7K410T custa ~¥3.000~4.000 por unidade; o FMSH JFM7K410T custa ~¥1.500~2.000 por unidade. Quanto maior o volume, mais você economiza.
- A segurança de suprimento é um benefício intangível: chips Xilinx têm longos prazos de importação e incerteza de alocação; chips nacionais podem ser fornecidos localmente em 2~4 semanas. Este custo é difícil de quantificar, mas crítico para programas de produção.
6. Quando a Migração Vale a Pena?
Nem todo projeto deveria migrar. Nós geralmente avaliamos três condições:
1. Ciclo de vida longo (>2 anos): o custo da migração é uma vez; quanto mais longo o ciclo de vida e maior o volume, mais a economia no preço unitário amortiza o investimento na migração.
2. Altos requisitos de certeza de suprimento: setores industrial e médico, e aplicações com requisitos rigorosos de continuidade de suprimento, ganham o maior benefício intangível da migração.
3. O projeto original usa série-7 (Kintex-7 / Artix-7): a série-7 tem peças compatíveis diretas da FMSH JFM7, com o caminho de migração mais curto e barato. UltraScale+ / Versal ainda não têm alternativas nacionais maduras — não force a migração.
Migrar para FPGA chinês não é uma questão de “barato ou caro” — é sobre se um investimento uma vez pode ser amortizado pelo volume e pela segurança de suprimento. Calcule o TCO antes de decidir se muda.
>
— Equipe de Engenharia Duyuan
