Ecossistema de Mezanino FMC: Estenda I/O Analógico e de Alta Velocidade com VITA 57
Placas de desenvolvimento FPGA nunca têm I/O suficiente: você precisa de um ADC de alta velocidade, de um módulo óptico ou de sensores LVDS — e não quer redesenhar a PCB toda vez. O FMC (FPGA Mezzanine Card, padrão VITA 57) resolve isto: uma placa carrier + uma biblioteca de placas mezanino padrão, troque o cartão para mudar a interface. Este artigo percorre LPC vs HPC, o orçamento de pinos e as configurações comuns de mezanino.
1. O Que é FMC: Uma Interface Padrão entre Carrier e Mezanino
O FMC foi publicado pelo consórcio VITA em 2008 (VITA 57). A ideia central:
- Carrier: FPGA + DDR + recursos núcleo PCIe, fixos a longo prazo
- Mezanino: ADC/DAC, fibra, HDMI, módulos de IO LVDS, trocados conforme a necessidade
- Conector: conector board-to-board de alta velocidade carregando sinais, clocks e potência
Um carrier com mezaninos diferentes vira uma placa de aquisição de dados, uma plataforma SDR ou uma placa de processamento de vídeo — sem redesenho de PCB, sem revalidação.
2. LPC vs HPC: Escolhendo o Orçamento de Pinos
O FMC vem em dois tamanhos, diferindo em transceptores e contagem total de I/O:
| Item | FMC LPC (Low Pin Count) | FMC HPC (High Pin Count) |
|---|---|---|
| Transceptores de alta velocidade (GTP/GTX/GTH) | 2 pares | 10 pares (8~10 utilizáveis) |
| Pinos de I/O single-ended | ≤ 34 pares | ≤ 80 pares |
| Pinos de I/O diferencial | ≤ 17 pares | ≤ 40 pares |
| I/O total | ≈ 68 | ≈ 160 |
| Pares de clock | 1 par | 2 pares |
| Casos de uso | ADC de baixa velocidade, sensores LVDS, expansão básica | ADC/DAC de alta velocidade, fibra, I/O de alta velocidade multicanal |
Regra: conte os transceptores primeiro
Se o seu mezanino precisa de mais de 2 pares de transceptor (por exemplo, ADC de 4 canais 1Gsps, módulo de fibra QSFP), vá de HPC. O LPC tem apenas 2 transceptores — um mezanino de alta velocidade não vai rodar na spec.
Placas carrier da Duyuan:
- DUF7690T: FMC HPC duplo (2×10 pares de transceptor) — mezaninos de alta velocidade multicanal
- DUK7325T: FMC HPC único — escolha com bom custo-benefício
- PBC7K325G: FMC LPC único — expansão entrada
3. Como os Pinos do FMC São Organizados
Os pinos do conector FMC são definidos pelo padrão VITA 57:
| Tipo de pino | Contagem (HPC) | Propósito |
|---|---|---|
| Pares de transceptor GTX/GTH | 10 pares | Serial de alta velocidade: ADC JESD204B, fibra, uplink PCIe |
| Pares de clock diferencial (CLK0/CLK1) | 2 pares | Clock de amostragem do mezanino ao FPGA |
| I/O single-ended (grupo LA) | ≤ 80 | Controle, trigger, LVDS de baixa velocidade |
| Sinais de sistema | Fixos | PRSNT, SPI, I2C, UART, enable de potência |
| Pinos de potência | Fixos | +12V, +3.3V, +VADJ (tensão de I/O ajustável) |
Por que o +VADJ importa
O +VADJ alimenta o I/O do mezanino — carrier e mezanino precisam casar:
- LVDS tipicamente 2,5V / 1,8V
- LVCMOS 3,3V / 1,8V / 1,5V
- Alguns mezaninos ADC de alta velocidade precisam de 1,8V ou 1,5V
O +VADJ do carrier é programável via ICs de potência. Sempre verifique a ficha do mezanino antes de ligar — tensão errada danifica o I/O.
4. Configurações Comuns de Mezanino FMC
1. Mezanino ADC de alta velocidade (JESD204B)
Típico: ADC de 4 canais 14-bit 250MS/s sobre JESD204B.
- Pares de transceptor necessários: 4~8 (1~2 por canal) → HPC exigido
- Clock: o mezanino fornece o clock de amostragem via CLK0 ao FPGA
- Combine com DUF7690T: HPC duplo permite dois mezaninos ADC para aquisição de 8 canais
2. Mezanino de fibra (SFP+/QSFP)
Típico: 4× transceptores ópticos SFP+ 10G.
- Pares de transceptor necessários: 4 pares → HPC mínimo
- Clock: o carrier fornece clock recuperado, ou entrada de clock externo do mezanino
- Combine com XCKU15P: HPC + transceptores UltraScale+, roda 10G/25G sem problema
3. Mezanino de I/O de vídeo (HDMI/SDI)
Típico: 4× entrada HDMI + 2× saída HDMI.
- Pares de transceptor necessários: 0~2 (vídeo roda paralelo/LVDS, não GTX)
- I/O single-ended: ~40~60 → HPC ou LPC funcionam
- Combine com DUK7410T: LPC é suficiente, economiza custo
5. Três Armadilhas do FMC
Armadilha 1: O LPC não roda um mezanino de alta velocidade na taxa cheia
O LPC tem apenas 2 pares GTX. Um mezanino ADC JESD204B de 4 canais em LPC usa apenas metade dos canais. Conte os pares de transceptor antes de comprar.
Armadilha 2: Incompatibilidade de tensão +VADJ
O mezanino exige 1,8V, o carrier vem de fábrica com 2,5V — o I/O é danificado na ligação. Sempre verifique o requisito de +VADJ do mezanino.
Armadilha 3: Roteamento de clock errado
Mezaninos JESD204B precisam de um Device Clock dedicado e de clock recuperado. Os pinos CLK0/CLK1 devem ser roteados para as entradas de clock global MRCC/SRCC do FPGA. Planejamento de pino ruim no design = irreparável depois.
O valor do FMC não é “mais uma porta” — é “um carrier reaproveitado para cada cenário”. Acerte LPC vs HPC, acerte o +VADJ, acerte os transceptores, e o ecossistema FMC realmente entrega.
>
— Equipe de Engenharia Duyuan
